JEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-004364

(43)Date of publication of application: 07.01.2000

(51)Int.Cl.

HO4N 1/41

H03M 7/30

HO4N 7/24

(21)Application number: 10-167374

(71)Applicant: RICOH CO LTD

(22)Date of filing:

15.06.1998

(72)Inventor: TAKAHASHI HIROYUKI


(54) ENCODING AND DECODING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To accelerate an encoding/decoding

operation.

SOLUTION: Image data for one tile is subjected to a burst transfer in the order of raster for each line, from a frame memory 100 to an internal memory 110. A wavelet transforming section 101 performs wavelet transformation of the image data. Frequency band signal data that are mapped discretely to the memory 110 is converted into data of the raster order in each line by an input-output interface part 111, is subjected to a burst transfer to the memory 100 and is indiscretely mapped onto the memory.



LEGAL STATUS

[Date of request for examination]

25.03.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3719699

[Date of registration]

16.09.2005

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000—4364

(P2000-4364A)

(43)公開日 平成12年1月7日(2000.1.7)

(51) Int.Cl.7	識別記号	FΙ			テーマコード(参考)
H04N	1/41	H04N	1/41	В	5 C O 5 9
H 0 3 M	7/30	H03M	7/30	Α	5 C O 7 8
H 0 4 N	7/24	H 0 4 N	7/13	Z	5 J O 6 4

審査請求 未請求 請求項の数7 OL (全 18 頁)


(21)出顧番号	特顧平10-167374	(71) 出願人 000006747
		株式会社リコー
(22)出顧日	平成10年6月15日(1998.6.15)	東京都大田区中馬込1丁目3番6号
		(72)発明者 ▲高▼橋 啓行
		東京都大田区中馬込1丁目3番6号 株式
		会社リコー内
		(74)代理人 100073760
		弁理士 鈴木 誠 (外1名)
		Fターム(参考) 50059 KK04 MA24 NN28 NN37 PP01
		RC33 UA12 UA14
		50078 AA04 BA58 CA31 DA01 DA02
		EA01
		5J064 AA03 BA16 BC01 BC02 BD02

(54) 【発明の名称】 符号化/復号化装置

(57)【要約】

【課題】 符号化/復号化動作を高速化する。

【解決手段】 フレームメモリ100から1タイル分のイメージデータがライン毎、ラスタ順に内部メモリ110へバースト転送される。このイメージデータに対しウェーブレット変換部101によりウェーブレット変換が行われる。内部メモリ110に離散的にマッピングされた周波数帯信号データは、入出力インターフェース部11によってライン毎、ラスタ順のデータに変換されてフレームメモリ100へバースト転送され、同メモリ上に非離散的にマッピングされる。



【特許請求の範囲】

【請求項1】 ウェーブレット変換のためのウェーブレット変換部、ウェーブレット変換の周波数帯信号を符号化して圧縮コードを生成し、圧縮コードを復号化して周波数帯信号を復元するための符号化/復号化部、及び、記憶部とを具備し、

1

該記憶部は、該ウェーブレット変換部又は該符号化/復 号化部によって処理されるイメージデータ又は周波数帯 信号データを一時的に記憶するための内部記憶手段、並 びに、該内部記憶手段と該ウェーブレット変換部、該符 号化/復号化部、及びフレームメモリとの間のデータ転 送などを制御するための制御手段を含み、

該ウェーブレット変換部又は該符号化/復号化部により 生成されて該内部記憶手段に離散的にマッピングされた 周波数帯信号データが、該制御手段の制御によって、ラ イン毎、ラスタ順のデータに変換されて該フレームメモ リヘ転送されることにより、該フレームメモリに周波数 帯信号データが非離散的にマッピングされることを特徴 とする符号化/復号化装置。

【請求項2】 ウェーブレット変換のためのウェーブレット変換部、ウェーブレット変換の周波数帯信号を符号化して圧縮コードを生成し、圧縮コードを復号化して周波数帯信号を復元するための符号化/復号化部、及び、記憶部とを具備し、

該記憶部は、該ウェーブレット変換部又は該符号化/復 号化部によって処理されるイメージデータ又は周波数帯 信号データを一時的に記憶するための内部記憶手段、該 内部記憶手段上のイメージデータ又は周波数帯信号デー タの一部を一時的に保存するためのライン記憶手段、並 びに、該内部記憶手段と該ライン記憶手段、該ウェーブ レット変換部、該符号化/復号化部及びフレームメモリ との間のデータ転送などを制御するための制御手段を含 み、

該制御手段の制御によって、ウェーブレット変換時に該 内部記憶手段から該ライン記憶手段へイメージデータ又 は周波数帯信号データの一部がコピーされ、それが該ウ ェーブレット変換部で参照され、生成された周波数帯信 号データが該内部記憶手段に非離散的にマッピングさ

該制御手段の制御によって、該ウェーブレット変換部又 は該符号化/復号化部により生成された周波数帯信号データが該内部記憶手段からライン毎、ラスタ順に該フレームメモリへ転送されることにより、該フレームメモリ に周波数帯信号データが非離散的にマッピングされることを特徴とする符号化/復号化装置。

【請求項3】 請求項2記載の符号化/復号化装置において、該内部記憶手段は独立した複数のブロックからなり、周波数帯信号データは、その種類毎に、該複数のブロック中の別々のブロックに非離散的にマッピングされることを特徴とする符号化/復号化装置。

【請求項4】 請求項3記載の符号化/復号化装置において、該複数のブロックはそれぞれ複数の記憶要素と、それら複数の記憶要素に対する外部からのデータの書き込み及び読み出しを制御する手段とからなることを特徴とする符号化/復号化装置。

【請求項5】 請求項1、2、3又は4記載の符号化/ 復号化装置において、該内部記憶手段はワード単位及び ビット単位でデータの読み出し及び書き込みが可能な記 憶要素からなることを特徴とする符号化/復号化装置。

【請求項6】 請求項1,2,3又は4記載の符号化/復号化装置において、該記憶部が、該フレームメモリと該符号化/復号化部との間で該内部記憶手段を介さず直接的に周波数帯信号データを転送するためのインターフェース手段を含むことを特徴とする符号化/復号化装置。

【請求項7】 請求項1乃至6のいずれか1項記載の符号化/復号化装置において、該内部記憶手段の有するワード数が、ウェーブレット変換のレベル数に応じて定められることを特徴とする符号化/復号化装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ圧縮及び伸 長の分野に係り、特に、ウェーブレット変換を利用する 符号化及び復号化のための装置に関する。

[0002]

40

【従来の技術】データ圧縮は、大量のデータの蓄積や伝送のために非常に有用なツールである。例えば、文書のファクシミリ伝送や、ワールドワイドウェブのような画像の伝送に要する時間は、圧縮を使ってその画像の再生に必要とされるビット数を減らすと、飛躍的に短縮される。

【0003】従来より、多くの様々なデータ圧縮手法が 存在している。最も広く普及している圧縮方式としてJ PEG (Joint Photographic Experts Group) の圧縮方 式がある。JPEGの圧縮方式においては、入力シンボ ルまたは輝度データは量子化されてから出力符号語へ変 換される。量子化は、データの重要な特徴量を保存する 一方、重要でない特徴量を除去することを目的としてい る。量子化に先立ち、エネルギー集中をするために変換 が用いられるが、JPEGではDCT(離散コサイン変 換)が採用されている。ところが、DCTを用いるJP EG方式に対し様々な欠点が指摘されている。例えば、 ブロックノイズやモスキートノイズ(蚊が飛んでいるよ うに見えるところから、このように呼ばれる)である。 画像信号処理においては、これらの欠点を解消する効率 的かつ髙精度のデータ圧縮符号化方式を追求することに 関心が集まっている。その方式の中に、ウェーブレット (wavelet) ピラミッド処理方式がある。

【0004】画像信号のような2次元信号にウェーブレット変換(順変換)を適用する場合には、入力信号に対

し水平方向低域通過型フィルタHL(Horizontal Low)及び水平方向高域通過型フィルタHH(Horizontal High)を使用して、水平方向低域信号であるS(smmoth)係数及び水平方向高域信号であるD(detail)係数に分離し、さらに、これらS係数及びD係数に対して、垂直方向低域通過型フィルタVL(Vertical Low)及び垂直方向高域通過型フィルタVH(Vertical High)を使用して水平方向低域一垂直方向低域信号であるSS係数、水平方向低域一垂直方向低域信号であるSG係数、水平方向高域一垂直方向低域信号であるDS係数、及び水平方向高域一垂直方向高域信号であるDD係数に分離する。

【0005】以上の一連の処理をレベルと呼び、1回の水平処理と垂直処理を行った出力をレベル1の出力と呼ぶ。さらに、以上の4種類の信号を周波数帯信号と呼ぶ。レベル2以上の出力を希望するときは、この処理がSS係数に対して再帰的に行われる。レベル2の出力では、SS係数、1SD係数と2SD係数、1DS係数と2DS係数、1DD係数と2DD係数、の7つの周波数帯信号が得られる。以上の説明では、まず水平方向にフィルタを適用し、次に垂直方向にフィルタを適用したが、その順序は逆でもよい。

【0006】図14にレベル4までの処理を行う場合の 従来の構成を示した。図中、1000はウェーブレット 変換部、1100はメモリ部、1200は符号化/復号 化部である。符号化時には、イメージデータdataがメモ リ部1100に取り込まれ、このイメージデータに対し てウェーブレット変換部1000によりウェーブレット 順変換が施され、メモリ部1100に周波数帯信号が得 られる。符号化/復号化部1200は、メモリ部110 0から周波数帯信号を取り込み、符号化して圧縮コード codeを出力する。復号化時には、入力する圧縮コードco deが符号化/復号化部1200によって復号化され、メ モリ部1100上に周波数帯信号が復元される。この周 波数帯信号に対してウェーブレット変換部1000によ ってウェーブレット逆変換が施されることによりイメー ジデータがメモリ部1100に復元され、これが外部に 出力される。

【0007】ウェーブレット変換部1000においてfilter1H, filter2H, filter3H, filter4Hは、水平方向低域通過型フィルタHL及び水平方向高域通過型 40フィルタHHを含む水平方向フィルタである。これらフィルタ名中の数字1~4はレベル番号を表し、Hは水平方向フィルタであることを意味する。同様にfilter1V1とfilter1V2, filter2V1とfilter2V2, filter3V1とfilter3V2, filter4V1とfilter4V2は、垂直方向低域通過型フィルタVL及び垂直方向高域通過型フィルタVHを含む垂直方向フィルタである。これらのフィルタ名中のVは垂直方向フィルタであることを意味し、Vの前の数字1~4はレベル番号を表し、Vの後の数字1は水平方向低域信号(S係数)を入力とす 50

るフィルタであることを示し、Vの後の数字2は水平方 向高域信号(D係数)を入力とするフィルタであること を示す。Controllerはメモリ部1100とフィルタとの 間のデータ転送等を制御するコントローラである。

【0008】以上のフィルタはどのような構成のものでもよいが、以下の説明では、水平方向低域通過型フィルタHL及び垂直方向低域通過型フィルタVLとして、2組のデータを用い演算を行う2タップのフィルタを使用するものとする。水平方向高域通過型フィルタHH及び垂直方向高域通過型フィルタVHとして、低域通過形フィルタHLまたはVLの出力であるS係数のうち、現在の位置と、1つ前及び1つ後の合計3組のデータを用い演算を行う6タップのフィルタを使用するものとする。

【0009】このようなフィルタを用いた場合の演算の 例を図15に示す。図15の(a)は水平方向フィルタ の処理を説明するもので、00は0ライン目の0画素目 のデータを意味し、12は1ライン目の2画素目のデー タを意味する (このようにライン、画素とも0番目から 数えるものとする)。水平方向低域通過型フィルタHL の0画素目の出力S00は、00データ及び01データ から求められ、また、1画素目の出力S01は02デー 夕及び03データから求められる。これに対し、水平方 向高域通過型フィルタHHの0画素目の出力D00は、 00データの2つ前及び1つ前のデータ (実在しない) と、00データと、01データと、02データと、03 データとから求められる。ここで、実在しない00デー タの2つ前と1つ前のデータを得るため、ミラーと呼ば れる処理を施す。具体的には、データを鏡像関係で折り 返す処理を行う。これにより、2つ前と1つ前のデータ は01データと00データとなる。このようにして、D 00は6画素のデータから計算される。

【0010】図15の(b)は垂直方向フィルタの処理を説明している。この処理は、垂直方向フィルタ処理によるS係数及びD係数を用いて垂直方向に行われる。実在しない係数は、水平方向フィルタの処理の場合と同様にミラー処理が施される。

【0011】図16はフレームメモリなどにラスタ順に格納されたイメージデータを示す。図17乃至図20に、ウェーブレット変換処理のレベル2までの演算結果の格納方法の一例を示す。最初にフレームメモリからアータを読み出して水平処理を行い、その結果を再びフレームメモリに書き込む。この書き込みの際に、未処理のデータに上書きしてしまわないように、例えば図17に示すようなマッピングでS係数及びD係数を書き込んでいく。図17において、1S00と1D00はレベル1のアドレス00のS係数とD係数を意味する。図18は垂直処理を行った後の各係数を書き込む際のマッピングの例を示す。ここまでがレベル1の各係数の格納方法の例を示す。ここまでがレベル1の各係数の格納方法の例を示す。レベル2の処理は1SS係数に対してのみ

【0016】このようなわけで、髙速メモリの髙速性を 十分に活かすことができないという問題があった。ウェ ーブレット処理をしながらフレームメモリをアクセスす る場合、内部との同期をとる必要があるが、この同期が

た。ウェーブレット変換後のアドレスマップが図21に 示した如く複雑で離散的なものであるため、フレームメ モリとのインターフェース部も複雑になるという問題も あった。

とれるまでウエイト時間が発生するという問題もあっ

【0017】また、装置を1チップ化し、画像の処理単 位であるタイルに対応する大きさメモリを内部に設けよ うとした場合、チップ内部で使用できる1つのメモリ要 素の大きさに制限があるため、2個以上のメモリ要素か ら構成せざるを得ないことがある。このような構成の場 合、ウェーブレット変換部及び符号化/復号化部の両方 のブロックからのメモリアクセスが複雑になる。すなわ ち、ウェーブレット変換部と符号化/復号化部双方の制 御部が、規模が大きく複雑な構成になるという問題があ った。

【0018】また、ウェーブレット変換部ではデータの 入出力がワード単位であり、一方、符号化/復号化部で はデータの入出力がビット単位であるので、使用される 記憶手段がウェーブレット変換部と符号化/復号化部と で異なっており、そのため記憶のためのチップ領域が大 きくなってしまうという問題があった。

【0019】本発明は、前記問題点に鑑みてなされたも のであり、その目的は、ウェーブレット変換を利用する 符号化/復号化装置の動作の高速化、構成の簡略化、メ モリ使用効率の向上などを図ることにある。

[0020]

50

【課題を解決するための手段】請求項1乃至7の各項記 載の符号化/復号化装置は、ウェーブレット変換のため のウェーブレット変換部、ウェーブレット変換の周波数 帯信号を符号化して圧縮コードを生成し、圧縮コードを 復号化して周波数帯信号を復元するための符号化/復号 化部、及び、記憶部とを具備する。

【0021】請求項1記載の符号化/復号化装置は、該 記憶部が、該ウェーブレット変換部又は該符号化/復号 化部によって処理されるイメージデータ又は周波数帯信 号データを一時的に記憶するための内部記憶手段、並び に、該内部記憶手段と該ウェーブレット変換部、該符号 化/復号化部、及びフレームメモリとの間のデータ転送 などを制御するための制御手段を含み、該ウェーブレッ ト変換部又は該符号化/復号化部により生成されて該内 部記憶手段に離散的にマッピングされた周波数帯信号デ ータが、該制御手段の制御によって、ライン毎、ラスタ 順のデータに変換されて該フレームメモリへ転送される ことにより、該フレームメモリに周波数帯信号データが 非離散的にマッピングされることを特徴とする。

【0022】請求項2記載の符号化/復号化装置は、該

行われるため、網掛けされた部分のデータは用いられな いことに注意されたい。ついで、図20に示すようなマ ッピングで、レベル2の各係数が格納され、レベル2の 処理が終了する。同様の処理が、レベル4まで順に繰り 返される。16画素×16ラインのイメージデータを入 力した場合において、レベル4まで処理したときの各レ ベルの各周波数帯信号の格納方法を図21に示す。

【0012】以上のようにして得られた各レベルの周波 数帯信号が符号化/復号化部1200で符号化されて圧 縮されるのであるが、符号化は通常、ビット処理が行わ 10 れるため、前述のように、周波数帯信号を一旦、メモリ 部1100内のストレージに書き込んでおく必要があ る。一般に用いられるストレージは半導体メモリであ る。符号化/復号化部1200ではストレージに書き込 まれた各周波数帯信号を参照してビット処理を行って符 号化し、圧縮コードcodeとして出力する。圧縮コードco deからイメージデータへの復元処理は前述の符号化処理 と逆順で行われる。

【0013】なお、本発明に関連する符号化及び復号化 装置、ウェーブレット変換部、あるいはフィルタについ 20 てのより詳細な情報は、特開平8-139935号公報 などを参照されたい。また、類似の従来技術が特開平3 -27687号公報、特開平5-167997号公報、 特開平5-183386号公報に開示されている。

[0014]

【発明が解決しようとする課題】イメージデータは通 常、図16に示したようにラスタデータとしてフレーム メモリに書き込まれている。ウェーブレット変換部で は、このラスタデータをラスタ順にメモりから読み出し てウェーブレット変換を行う。この際、未処理のデータ に対して上書きしないように、図21に示したように、 データを離散的にマッピングしてフレームメモリに書き 込んでいる。

【0015】処理時間がそれほど問題にならないのであ れば、フレームメモリにどのようなものを用いても問題 はないが、高速処理を実現するためには、SDRAMあ るいはRDRAMなどの高速メモリを用いる必要があ る。これらの高速メモリは、バースト転送、すなわち指 定したアドレスを起点とした連続したアドレスに対応す るデータを読み出し又は書き込みするような構成となっ ているため、離散的なアドレスをアクセスする場合には ウエイト時間が発生する。画素方向に対して離散的にア クセスする場合には、工夫をすればある程度はウエイト を小さくすることがてぎる。しかし、ライン方向に対し ては、構造的に必ずウエイト時間が発生してしまう。例 えば、ライン方向に離散的なアドレッシングを行う場合 (垂直処理の場合に必ず必要となる)にウエイトが2サ イクル分発生すれば、垂直処理に対しては実際のメモリ アクセスに必要な1サイクル分を含め、トータルで3倍 の処理時間がかかってしまう。

R

記憶部が、該ウェーブレット変換部又は該符号化/復号 化部によって処理されるイメージデータ又は周波数帯信 号データを一時的に記憶するための内部記憶手段、該内 部記憶手段上のイメージデータ又は周波数帯信号データ の一部を一時的に保存するためのライン記憶手段、並び に、該内部記憶手段と該ライン記憶手段、該ウェーブレ ット変換部、該符号化/復号化部及びフレームメモリと の間のデータ転送などを制御するための制御手段を含 み、該制御手段の制御によって、ウェーブレット変換時 に該内部記憶手段から該ライン記憶手段へイメージデー 10 タ又は周波数帯信号データの一部がコピーされ、それが 該ウェーブレット変換部で参照され、生成された周波数 帯信号データが該内部記憶手段に非離散的にマッピング され、また、該制御手段の制御によって、該ウェーブレ ット変換部又は該符号化/復号化部により生成された周 波数帯信号データが該内部記憶手段からライン毎、ラス 夕順に該フレームメモリへ転送されることにより、該フ レームメモリに周波数帯信号データが非離散的にマッピ ングされることを特徴する。

【0023】請求項3記載の符号化/復号化装置は、請 20 求項2記載の構成において、該内部記憶手段が独立した 複数のブロックからなり、周波数帯信号データが、その 種類毎に、該複数のブロック中の別々のブロックに非離 散的にマッピングされることを特徴する。

【0024】請求項4記載の符号化/復号化装置は、請求項3記載の構成において、該複数のブロックがそれぞれ複数の記憶要素と、それら複数の記憶要素に対する外部からのデータの書き込み及び読み出しを制御する手段とからなることを特徴とする。

【0025】請求項5記載の符号化/復号化装置は、請求項1、2、3又は4記載の構成において、該内部記憶手段がワード単位及びビット単位でデータの読み出し及び書き込みが可能な記憶要素からなることを特徴とする。

【0026】請求項6記載の符号化/復号化装置は、請求項1,2,3又は4記載の構成において、該記憶部が、該フレームメモリと該符号化/復号化部との間で該内部記憶手段を介さず直接的に周波数帯信号データを転送するためのインターフェース手段を含むことを特徴とする。

【0027】請求項7記載の符号化/復号化装置は、請求項1乃至6のいずれか1項記載の構成において、該内部記憶手段の有するワード数が、ウェーブレット変換のレベル数に応じて定められることを特徴とする。

[0028]

【発明の実施の形態】以下、添付図面を参照して本発明 の実施の形態を説明する。なお、説明の便宜上、複数の 図において同一部分又は対応部分に同一の参照符号が付 されている。

【0029】 < 実施例1>図1は本発明の一実施例によ 50

る符号化/復号化システムのブロック図である。図1において、100はフレームメモリ、101はウェーブレット変換部、102は符号化/復号化部、103は記憶部である。例えば、ウェーブレット変換部101、符号化/復号化部102及び記憶部103は同じ一つのチップ上に集積され、フレームメモリ100は外付けのメモリとなる。フレームメモリ100としては、例えばバースト転送の可能なSDRAMが用いられる。

【0030】符号化/復号化部100は、符号化動作の場合に、ウェーブレット変換の周波数帯信号を符号化して圧縮コードcodeを生成する符号化部とし働き、復号化動作の場合に、圧縮コードcodeを復号化して周波数帯信号を生成する復号化部として働く。なお、符号化/復号化部100を符号化専用のものと置き換えた同様構成の符号化システムと、符号化/復号化部100を復号化専用のものと置き換えた同様構成の復号化システムも、本発明に包含される。

【0031】記憶部103は、内部メモリ(内部記憶手

段) 110と、データ転送の制御などのための手段とし ての3つの入出力インターフェース部111,112, 113とからなる。入出力インターフェース部111は 内部メモリ110とフレームメモリ100との間のデー タ転送などの制御を行い、入出力インターフェース部1 12は内部メモリ110とウェーブレット変換部101 との間のデータ転送などの制御を行い、また、入出力イ ンターフェース部113は内部メモリ110と符号化/ 復号化部102との間のデータ転送などの制御を行う。 【0032】フレームメモリ100は、図2に示すよう に、X画素×Yラインの大きさを持つ。このフレームメ モリ100上のイメージデータに対するウェーブレット 順変換などは、図2に示すように、M(x方向)×N (y方向)の大きさの領域 (タイル) を処理単位として 行われる。このタイル分割は、隣り合うタイル間がオー バーラップしないように行われる。

【0033】内部メモリ110は、図3に示すように、フレームメモリ100の1つのタイルの大きさに対応した大きさを持つタイルメモリ120と、a×N画素の大きさを持つx方向(画素方向)オーバーラップメモリ121と、X×a画素の大きさのy方向(ライン方向)オーバーラップメモリ122とからなる。ここで、aはウェーブレット変換部101に用いられるフィルタのタップ数で決まる。前記従来技術において述べたフィルタを用いる場合には、a=2となる。

【0034】タイルメモリ120は、概念的には、図3に示すような位置関係のA, B, C, D, E, F, G, F, Zの領域から構成される。領域Z, E, F, G, Hの集まりからなるメモリ領域は、タイルの大きさと同じM×N画素の大きさを有し、フレームメモリ100のあるタイルをウェーブレット順変換する場合には、当該タイルのイメージデータが1対1対応で当該メモリ領域に

転送される。領域A、B、C、Dは、図3に示すような位置関係で上記M×N画素のメモリ領域の外側に位置する。領域Aと領域CはそれぞれM×a画素の大きさであり、領域Bと領域Dの大きさはそれぞれa×N画素である。領域A、B、C、Dとオーバーラップメモリ121、122の利用方法については、図4に関連して後述する。

【0035】次に、フレームメモリ100上のイメージデータを符号化する場合の動作を説明する。図6は、この場合のウェーブレット順変換処理に関連した概略フローチャートである。

【0036】まず、記憶部103内の入出力インターフェース部111の制御により、フレームメモリ100の処理対象となった一つのタイルと、領域C, Dに対応する領域のイメージデータがライン毎、ラスタ順に内部メモリ110へバースト転送され、タイルメモリ120へ1対1対応で書き込まれる(ステップ1)。

【0037】次に、入出力インターフェース部111 (又は入出力インターフェース部112)の制御により、タイルメモリ120内のH領域とG領域(図3参照)のイメージデータがx方向オーバーラップメモリ121とy方向オーバーラップメモリ122にそれぞれコピーされる(ステップ2)。

【0038】次に、入出力インターフェース部111 (又は112)の制御により、タイルメモリ120のA,B,C,Dに対する必要なデータコピーが行われる(ステップ3)。このデータコピーの内容は、処理対象のタイルの位置に依存する。フレームメモリ100上でのタイルの位置関係は図4(b)に代表して示すような9種類に分類される。入出力インターフェース部111(又は112)は、処理するタイルがいずれの位置にあるか、図4(a)の「判断」欄に記載された条件に従って判別し、その結果に応じて図4(a)の「コピー元」欄の記載に従ったデータコピーを行う。

【0039】最初は、図2中の斜線領域である左上のタイル(0)を処理するが、このタイルは図4(b)に示す位置1にあるタイルである。この位置1にあるタイルの場合、ウェーブレット順変換処理に必要なA領域とB領域のデータは存在せず、従来技術に関連して述べたようなミラー処理を行う必要がある。このミラー処理として、入出力インターフェース部111(又は112)により、図4(a)の「コピー元」欄に記載されているように、タイルメモリ120のA領域へ、E領域とH領域の一部からデータがコピーされ、また、B領域に対し、F領域とE、G領域の一部からデータがコピーされる。かくして、タイルメモリ120内にタイル(0)のウェーブレット順変換処理に必要なデータが揃う。

【0040】次に、ウェーブレット変換部101は、入 出力インターフェース部112を介してタイルメモリ1 20をアクセスし、ウェーブレット順変換処理を実行す

る (ステップ4)。例えば従来技術に関連して述べたと 同様の4レベルのウェーブレット順変換が行われる。こ の際、タイルメモリ120に、例えば、レベル1の水平 処理の結果であるS係数とD係数は図17に示すような マッピングで書き込まれ、レベル1の垂直処理の結果で ある1SS係数、1SD係数、1DS係数及び1DD係 数は図18に示すようなマッピングで書き込まれる。同 様に、188係数に対するレベル2の水平処理の結果で ある2S係数と2D係数は図19に示すようなマッピン グで書き込まれ、レベル2の垂直処理の結果である25 S係数、2SD係数、2DS係数及び2DD係数は図2 0のようなマッピングで書き込まれる。最終的に、レベ ル4の垂直処理が終わると、タイルメモリ120のM× N画素のメモリ領域に図21に示すようなマッピングで 各レベルの各周波数帯信号が書き込まれる。ただし、図 21はタイルサイズをM=N=16としている(以下、 同様)。

【0041】このようにしてタイル(0)のウェーブレット順変換が終了すると、タイルメモリ120のM×Nのメモリ領域のデータが、入出力インターフェース部111を介してフレームメモリ100のタイル(0)の領域に書き出される(ステップ5)。この際、入出力インターフェース部111は、図21に示すように離散的にマッピングされているタイルメモリ120上の各周波数帯信号データをライン毎、ラスタ順の連続したデータとなるように、タイルメモリ120をアドレッシングして読み出し、そのデータをライン毎、ラスタ順にフレームメモリ100へ転送し、例えば図5に示すようなマッピングでフレームメモリ100のタイル(0)の領域に書き込む。

【0042】このようにしてタイル (0) に対するウェーブレット順変換処理が終了すると、右隣のタイル (1) が処理の対象に選ばれ(ステップ6)、入出力インターフェース部111により、フレームメモリ100のタイル (1) とその周囲のC, D領域に対応した領域のイメージデータがライン毎、ラスタ順に内部メモリ110へ転送され、タイルメモリ120に書き込まれる(ステップ1)。次に、H領域とG領域のデータがオーバーラップメモリ121、122へそれぞれコピーされる(ステップ2)。

【0043】タイル(1)は図4(b)に示す位置2にあるタイルであるため、A領域のデータは存在しないので、そのミラー処理として、入出力インターフェース部111(又は112)によりE領域とH領域の一部からA領域へデータがコピーされる(ステップ3)。また、領域Bに対応したフレームメモリ100上のデータはタイル(0)の処理によって書き換えられているが、その書き換え前のデータがオーバーラップメモリ(x)121に保存されている。この保存データがB領域にコピーされる(ステップ3)。これでタイル(1)のウェーブ

レット順変換に必要なデータがタイルメモリ120に揃った。

【0044】そして、ウェーブレット変換部101は入出力インターフェース部112を介してタイルメモリ120をアクセスしつつウェーブレット順変換を行う(ステップ4)。タイルメモリ120上に離散的にマッピングされた各レベルの各周波数帯信号データは、入出力インターフェース部111によってライン毎、ラスタ順のデータに変換されてフレームメモリ100へ転送され、図5に示すようなマッピングで書き込まれる(ステップ5)。

【0045】タイル (n-1) の手前のタイルまで順次 右側のタイルが処理されるが、それらタイルは図4

(b) の位置2に示すタイルであるのでステップ3においてタイル(1) と同様のデータコピーが行われる。

【0046】右端のタイル(n-1)は図4(b)の位置3にあるタイルである。この位置にあるタイルを処理する場合、ステップ3において、データの存在しないA領域に対して、E領域とH領域の一部のデータがコピーされ(ミラー処理)、また、データの存在しないD領域 20に対してH領域のデータがコピーされる(ミラー処理)。さらに、データが書き換えられているB領域に対し、オーバーラップメモリ121に保存されているデータがコピーされる。

【0047】次に2列目の最初のタイル(n)が処理されるが、これは図4(b)の位置4にあるタイルである。この位置にあるタイルを処理する場合、ステップ3において、データが存在しないB領域に対しF領域、E領域の一部、及びG領域の一部のデータがコピーされる(ミラー処理)。データが書き換えられているA領域に対し、オーバーラップメモリ112に保存されているデータがコピーされる。

【0048】次に右隣のタイル(n+1)が処理されるが、これは図4(b)の位置5にあるタイルである。この位置にあるタイルを処理する場合、ステップ3において、データが書き換えられているA領域とB領域に、オーバーラップメモリ122とオーバーラップ121から書き換え前のデータがそれぞれコピーされる。

【0049】その右側のタイル(右端のタイルを除く)の場合も、タイル(n)と同様のコピー処理がステップ3で行われる。その右端のタイルは図4(b)の位置6にあり、ステップ3では、データが書き換えられたA領域とB領域にオーバーラップメモリ122とオーバーラップメモリ121からデータがコピーされ、データの存在しないD領域に対しH領域のデータがコピーされる(ミラー処理)。

【0050】同様にして上から下、左から右へとタイルが順次処理されるが、それらタイルに対しては図4 (b)の位置4、位置5又は位置6のタイルに対応した データのコピー操作がステップ3で行われる。 【0051】フレームメモリ100の左下のタイルは図4(b)の位置7にある。このタイルを処理する場合、ステップ3において、データが存在しないB領域にF領域と、E領域の一部と、G領域の一部からデータがコピーされ(ミラー処理)、データが存在しないC領域にG領域とH領域の一部のデータがコピーされる(ミラー処理)。また、データが書き換えられているA領域に、オーバーラップメモリ122からデータがコピーされる。

【0052】その右側のタイル(右端のタイルを除く)は図4(b)の位置8にあるタイルである。これらタイルを処理する場合、ステップ3において、データが存在しないC領域にG領域とH領域の一部のデータがコピーされる(ミラー処理)。また、データが書き換えられているA領域とB領域に、オーバーラップメモリ122とオーバーラップメモリ121から書き換え前のデータがそれぞれコピーされる。

【0053】最後の右端(右下)のタイル、すなわち図4(b)の位置9にあるタイルを処理する場合、ステップ3において、データが存在しないC領域にG領域とH領域の一部のデータがコピーされ(ミラー処理)、データが存在しないD領域にH領域のデータがコピーされる(ミラー処理)。また、データが書き換えられているA領域とB領域に、オーバーラップメモリ122とオーバーラップメモリ121から書き換え前のデータがそれぞれコピーされる。

【0054】以上に述べたように、フレームメモリ100から内部メモリ110のタイルメモリ120へのイメージデータの転送も、タイルメモリ120からフレームメモリ100への周波数帯信号データの転送も、ライン毎、ラスタ順に行われる。したがって、フレームメモリ100としてSDRAMを用いた場合、レイテンシを生じさせることなく、それらデータの転送をバースト転送により高速に行うことができる。

【0055】イメージデータをタイルメモリ120に読 み込んだ後は、ウェーブレット順変換処理中にアクセス されるメモリは内部メモリ110だけであり、フレーム メモリ100をアクセスする必要がない。したがって、 従来問題になっていた垂直処理時のフレームメモリ・ア クセスに関連したレイテンシの発生は回避される。タイ ルメモリ120はフレームメモリ100に比べ小容量で あり、高速なランダムアクセスが可能な任意の種類のメ モリとすることができるので、ウェーブレット順変換処 理を極めて高速に行うことができる。また、入出力イン ターフェース部111では、タイルメモリ120上に離 散的にマッピングされた周波数帯信号データをフレーム メモリ100へ転送する際に、周波数帯信号データをラ イン毎、ラスタ順の連続したデータとなるようにアドレ ッシングしてタイルメモリ120をアクセスするが、こ のアクセスも極めて高速に行うことが可能である。した がって、フレームメモリ100よりイメージデータをタ

イルメモリ120へ転送する動作から、周波数帯信号を タイルメモリ120よりイメージメモリ120へ転送す る動作までの一連の動作を高速に行うことができる。

【0056】1フレーム分のウェーブレット順変換処理が終了すると、フレームメモリ100上の周波数帯信号データが記憶部103を介し符号化/復号化部102へ転送され符号化され、圧縮コードcodeとして外部へ出力される。符号化/復号化部102では、あるレベルのある種類の周波数帯信号データを連続して得る必要があるが、フレームメモリ100に周波数帯信号データがあるに示すようにマッピングされているため、フレームメモリ100から内部メモリ110への周波数帯信号データの転送をバースト転送により高速に行うことができる。例えば、1DD係数データについては、図5に●印で、したアドレス(x=0, y=12)からx方向(画素方向)にバースト転送し、次のラインのデータは、その1つ下のアドレス(0.13)からバースト転送すればよい。

【0057】周知のように、フレームメモリ100とし て使用されることの多いSDRAMは、x方向(画素方 向)にはバースト転送を行うので高速である。しかし、 y 方向(ライン方向)の転送は、センスアンプにその行 方向のデータが存在していれば即読み出し可能ではある が、それが無ければ一旦プリチャージが必要で、そのた めに遅れ(レイテンシ)が生じる。図21のように離散 的にデータがマッピングされている場合、レイテンシの 発生を避けられない。これに対し、本実施例においては データが図5に示すようにマッピングされているため、 バースト転送が容易であり、プリチャージ時間を十分に とれるためレイテンシは発生しない(例えばx方向の4 画素以上をバースト転送すれば、その間にプリチャージ を終了させることができる)。なお、図5から理解され るように、レベル3とレベル4の周波数帯信号について は離散的であるため、その転送の際にレイテンシが発生 する。しかし、それら周波数帯信号の画素数が少ないた め (例えばレベル3のある係数の総数はレベル1のある 係数の総数の1/16にすぎない)、そのレイテンシは データ転送時間全体から見れば格別問題にならない。

【0058】フレームメモリ100から内部メモリ110へ転送された周波数帯信号データは、入出力インターフェース部113を介して位符号化/復号化部102へ転送される。符号化/復号化部102で必要なデータはビット単位である。内部メモリ110がデータの読み書きをワード単位でしか行うことができないメモリである場合には、入出力インターフェース部113においてワードから必要なビットを抽出する操作が行われる(後述)。

【0059】符号化についてさらに説明すれば、SS係数を除いた各レベルの各種類の周波数帯信号毎に、例えば4DS、4SD、4DD、...毎に、ビットプレーン(同じビット深さの位置の2次元のビット平面)単位 50

で、そのMSB (最上位ビット)から下位ビットへと順に処理される。符号化の処理は、ビットプレーンの2(x方向)×8(y方向)画素単位(これは2×8の大きさのデータが存在する場合。それより小さい場合はその大きさ)で行われる。実際に処理されるのは、上述の大きさの単位毎であるが、その周辺も参照するため、周辺を含めた領域のデータ、例えば4×10画素のデータがフレームメモリ100から読み込まれる。さらに、同じ種類の1つ上のレベルの周波数帯信号が存在する場合は、それも参照されるので、同様にフレームメモリ100から読み込まれる。最上位のビットプレーンの処理が終了すると、1つ下位のビットプレーンが同様に処理される。これを繰り返すことにより、1つのレベルの1種類の周波数帯信号の処理が終了する。これが全レベルの全種類の周波数帯信号に対して行われ、符号化が終了する。

【0060】1DD係数データの内部メモリ110への転送についてさらに説明すれば、1DD係数は、図5中の●印のアドレス(0,12)を先頭として、4ライン分のデータがx方向にフレームメモリ・サイズXと同じ大きさで存在する。まず、入出力インターフェース部11によって、フレームメモリ100のアドレス(0,12)を先頭アドレスとして、1DD係数データが内部メモリ110へバースト転送される。この際に転送するデータ数(ワード数)が指定されるが、この転送データ数は内部メモリ110のZ,E,G,G,H領域からなるメモリ領域が16×16の大きさの場合は最大64画素相当となる。バースト転送された64画素分のIDD係数データは、内部メモリ110にアドレス(0,0)~(15,0)、アドレス(0,4)~(15,

4)、...のように4ラインおきに書き込まれる。次 に、フレームメモリ100のアドレス(0, 13)が先 頭アドレスとして指定され、64画素分の1DD係数デ ータがバースト転送され、内部メモリ110のアドレス 5, 5)... のように 4 ラインおきに書き込まれる。 このような形で内部メモリ110に書き込むのは、各係 数の隣接関係を破壊しないためである。かくして、フレ ームメモリ100上の一番左上(先頭)の1DD係数デ ータが内部メモリ110の上1/4に、その右隣の1D D係数データが内部メモリ110の次の1/4に、その 右隣の1DD係数データが内部メモリ110の次の1/ 4に書き込まれる。さらに、一つ上のレベルの2DDデ ータが(0, 3)を先頭として64画素分、バースト転 送され、内部メモリ110の一番下の領域に4ラインお きに書き込まれる。

【0061】以上は符号化を行う場合の説明である。復 号化は、符号化の場合と逆の手順で行われる。すなわ ち、符号化/復号化部102によって、圧縮コードcode が復号化されて周波数帯信号データが内部メモリ110

30

上に復元され、これがフレームメモリ100に転送され る。最終的にフレームメモリ100に図5に示すような マッピングで1フレーム分の周波数帯信号データに得ら れる。より詳しく述べれば、復号化は、外部より入力し た圧縮コードcodeから、あるレベルのある種類の周波数 帯信号、例えば4DD係数が、MSBからビット単位で 復号化され、ビットプレーンが再生される。復号化もビ ットプレーンの2(x方向)×8(y方向)画素単位 (2×8の大きさのデータが存在する場合。それより小 さい場合はその大きさの単位)で再生される。同じ種類 の1つ上のレベルの周波数帯信号が存在する場合は、そ れも参照される。当該ビットプレーンの処理が終了する と、MSB-1のビット深さのビットプレーンが処理さ れる。同様の処理が全レベルの全種類の周波数帯信号に 対して施され、符号化部/復号化部102の復号化処理 が終了する。

【0062】フレームメモリ100には図5に示すよう なマッピングで周波数帯信号データが書き込まれる。す なわち、符号化時の読み出し処理が、復号化時は書き込 み処理になる。この周波数帯信号データが1タイル分、 内部メモリ110へ転送され、例えば図10に示すよう なマッピングで内部メモリ110に書き込まれる。この 周波数帯信号データに対し、ウェーブレット変換部10 1によってウェーブレット逆変換処理が行われる。ウェ ーブレット逆変換処理はレベル4から行われ、また各レ ベルの垂直処理、水平処理がこの順で行われる。最初に SS係数と4SD, 4DS, 4DDの各係数から3SS 係数が再生され、これがSS係数と4SD, 4DS, 4 DDに上書きされる。再生された3SS係数と3SD, 3DS, 3DDの各係数から2SS係数が再生され、こ れが3SS, 3SD, 3DS, 3DDに上書きされる。 同様にウェーブレット順変換とは逆の手順が繰り返さ れ、最終的にイメージデータが復元され、これがフレー ムメモリ100に転送され、当該タイルの周波数帯信号 データに上書きされる。フレームメモリ100と内部メ モリ110との間のデータ転送は、符号化の場合と同様 にライン毎、ラスタ順にバースト転送によって行われ

【0063】なお、タイルメモリ120のサイズは、ウェーブレット変換部101で要求される最大レベルに合わせて決定される。すなわち、最大レベルのSS出力が1画素になるように選ばれる。本実施例では、レベル4であるのでタイルサイズはM=N=16に選ばれている。レベル6であれば、M=N=64に選ばれる。このようにすると、タイルメモリ120の使用効率が向上する。換言すれば、ウェーブレット変換のレベル数に応じて内部メモリ110のワード数を最適化し、メモリ使用効率を高めるわけである。このことは以下の各実施例においても同様である。

【0064】〈実施例2〉図7は、本発明の他の実施例 50

による符号化/復号化システムのブロック図である。前記実施例1と本実施例との構成上の相異は、図1と図7を対比すれば明らかなように、記憶部103内に、M/2のワード数(ただし、M≧N)を持つラインメモリ(ライン記憶手段)115が追加されている点である。後述のように、ウェーブレット順変換処理においてラインメモリ115を利用する点を除けば、全体的な動作は前記実施例1と同様である。

【0065】符号化の場合、フレームメモリ100から1タイル分の処理のためのイメージデータが内部メモリ110のタイルメモリ120に読み込まれる。この際のオーバーラップメモリ121、122へのデータコピーとミラー処理などは前記実施例1において図3及び図4を参照して説明した通りである。

【0066】タイルメモリ120上のイメージデータに 対しウェーブレット変換部101によりウェーブレット 順変換が行われる。レベル1の水平処理は、図8に●印 で示した0ライン目の0画素目から行われれるが、その 開始に先だって、図8に斜線領域として示した (M/2) +1) 画素目から最後の画素までのデータが入出力イン ターフェース部112によりラインメモリ115にコピ 一される。そして、タイルメモリ120の0ライン目の 水平処理が行われ、得られたS係数はタイルメモリ12 0の0ライン目の0画素目から順次書き込まれ、また、 D係数は0ライン目の(M/2+1) 画素目から順次書 き込まれる。この水平処理中に、タイルメモリ120の 0ライン目の(M/2+1)画素目以降に対しD係数が 上書きされるが、その元のデータはラインメモリ115 に保存されおり、ウェーブレット変換部115は入出力 インターフェース部112を介してラインメモリ115 のデータを参照することにより、最後の画素まで支障無 く水平処理を行うことができる。

【0067】次の1ライン目の0画素目からの水平処理の際にも同様に、まずタイルメモリ120の1ライン目の(M/2+1)画素目から最後の画素までのデータがラインメモリ115にコピーされた後、水平処理が行われ、S係数とD係数が同様に書き込まれる。上書きされたデータについても、0ライン目と同様にラインメモリ115のデータを参照することにより、支障無く最後の画素まで水平処理が行われる。以下同様にして、最後のラインまで水平処理が行われることにより、図8に示すようにタイルメモリ120の左半分にS係数、右半分にD係数が保存される。

【0068】次にレベル1の垂直処理が、図9に●印で示す画素から縦一列のS係数データについて行われるが、この場合にも図9に斜線領域として示した(N/2+1)ライン目から最終ラインまでのS係数データがラインメモリ115に予めコピーされる。垂直処理により得られるSS係数はタイルメモリ120の0ライン目から下へ向かって順に書き込まれ、SD係数は(N/2+

1) ライン目から下へ向かって順に書き込まれる。SD 係数が上書きされる位置のS係数データはラインメモリ 115に保存されているので、これを参照することによ りウェーブレット変換部101は支障無くS係数データ に対する垂直処理を行うことができる。同様にしてS係 数データに対する垂直処理が行われ、(M/2+1)画 素目からはD係数に対する垂直処理が行われ、得られた 1DS係数はタイルメモリ120の0ライン目から書き 込まれ、1DD係数はタイルメモリ120の(N/2+ 1) ライン目から書き込まれる。この場合にも同様に、 タイルメモリ120の下半分のD係数データが、その垂 直処理に先だってラインメモリ115にコピーされ、そ れがウェーブレット変換部101により参照されるた め、支障無く垂直処理を行うことができる。かくして、 レベル1のSS係数、1SD係数、1DS係数、1DD 係数のデータが図9に示すようなマッピングでタイルメ モリ120上に得られる。

【0069】次にレベル1のSS係数データに対して、レベル2の水平処理が行われる。この場合も、各ラインの水平処理を開始するに先だって、そのラインの(M/4+1)画素目から後のSS係数データがラインメモリ115にコピーされ、水平処理中にラインメモリ115上のSS係数データが参照される。得られたS係数は0画素目から、D係数は(M/4+1)画素目から、それぞれ書き込まれる。水平処理結果に対しレベル2の垂直処理が行われるが、この場合も処理する縦一列の下半分のS係数データ又はD係数データは予めラインメモリ115にコピーされ、処理中に参照される。得られたSS係数又は2DS係数は0ライン目から書き込まれ、2SD係数又は2DD係数は(N/4+1)ライン目から書き込まれる。

【0070】次にレベル2のSS係数に対し、レベル3の水平処理が行われ、その結果に対して垂直処理が行われる。レベル3の処理により得られたSS係数に対しレベル4の処理が行われる。レベル3とレベル4の処理においても、処理により得られた係数が上書きされる部分のデータがラインメモリ115にコピーされ、処理中に参照される。かくして、最終的な周波数帯信号データがタイルメモリ120上に図10に示すようにマッピングされる。

【0071】タイルメモリ120に得られた周波数帯信号データは、入出力インターフェース部111を介して、前記実施例1の場合と同様にライン毎、ラスタ順に連続したデータに変換されてバースト転送によりラインメモリ100へ転送される。この際、タイルメモリ120上に周波数帯信号データが図10のように非離散的にマッピングされているため、例えば図21に示すように離散的にマッピングされた場合に比べ、入出力インターフェース部112のタイルメモリ120に対するアドレッシングが簡単になる。例えば、図10に示したよう

に、1DD係数データの読み出しは、●印の位置を起点とする、連続したアドレッシングを行えば済む。他の係数データも、図10に●印で示した位置を起点として同様に連続したアドレッシングによって読み出せばよい。したがって、入出力インターフェース部111のアドレス生成機構を大幅に単純化できる。また、ウェーブレット順変換処理中に、図8及び図9に示すようにタイルメモリ120上に係数データが連続的にマッピングされるため、図17乃至図20に示したように離散的にマッピングされる場合に比べ、タイルメモリ120に対する読み書きのための入出力インターフェース部112のアドレス生成機構も単純化できる。

【0072】<実施例3>本発明の他の実施例によれば、前記実施例2の構成において、内部メモリ110のタイルメモリが、図11に示すような周波数帯信号の種類別に対応付けた4つの独立したメモリブロック(memS S, memSD, memDD)124に分割した構成とされる。それぞれのメモリブロックmemSS, memSD, memDDは、図3に示したタイルメモリ120を縦横に4分割したものに相当する記憶領域(網掛けのない領域)に、レベル2以降の対応した種類の周波数帯信号を格納するための記憶領域(網掛けした領域)を付加した如き構成のメモリである。

【0073】このような分割構成のタイルメモリへのイメージデータの読み込みは、前記実施例1及び2と同様に考えればよいが、1タイル分のイメージデータは4つのメモリブロックmemSS, memSD, memDDの網掛けされない記憶領域に分散された形で書き込まれる。イメージデータに対するミラー処理なども同様である。読み込まれたイメージデータに対するウェーブレット順変換は、基本的には前記実施例2と同様に考えればよいが、レベル1の各種類の係数データは、図11に示すように、対応付けられたメモリブロックmemSS, memSD, memDS, memDDの網掛けされていない記憶領域に書き込まれ、レベル2からレベル4の各種類の係数データは図11に示すように対応付けられた網掛けされた記憶領域に書き込まれる。

【0074】メモリブロックmemSS, memSD, memDS, mem DDはそれぞれ物理的に独立しているので、それぞれを同時にアクセスし、S係数とD係数を同時に読み書きし、又はSS, SD, DS, DDを同時に読み書きすることができるため、より高速な処理が可能である。このことは、復号化時のウェーブレット逆変換処理についても同様である。また、各係数データは対応したメモリブロックの対応した記憶領域に連続的にマッピングされるので、ウェーブレット変換処理時の入出力インターフェース部112の内部メモリ110に対するアドレッシングが単純になる。また、最終的に必要となる各種の周波数帯信号データは、図11を見れば明らかなように、すで

に連続したデータとして内部メモリ110上にマッピングされた形となるため、それらをフレームメモリ100 ヘバースト転送する際に入出力インターフェース部11 1は複雑なアドレッシングを行う必要がない。

【0075】さらに、本実施例の構成は、ウェーブレット変換部101で使用される低域通過フィルタ又は高域通過フィルタの出力ビット深さが、イメージデータのビット深さと異なる場合に特に有効である。例えば、イメージデータが8ビット深さ、SS係数が8ビット深さ、SD係数とDS係数が12ビット深さ、DD係数が16ビット深さである場合、それぞれの係数データのための記憶領域に、対応する係数のビット深さ分のビット深さを持たせることができる。したがって、メモリ全体に最大のビット深さであるDD係数と同じ16ビットの深さを持たせるよりも、内部メモリ110の総ビット数を減らしメモリコストを削減できる。

【0076】<実施例4>本発明の他の実施例によれ ば、前記実施例3にけるタイルメモリを構成する各メモ リブロック (memSS, memSD, memDS, memDD) 124が図 12に示すような構成とされる。すなわち、各メモリブ 20 ロック124は、独立した3個(一般的には複数個)の メモリ要素 (mem1, mem2, mem3) 202と、これらメモ リ要素202に対する読み出し及び書き込みを制御する ための入力データ制御部200と、各メモリ要素202 の出力データの外部出力を制御するための出力データ制 御部201とからなり、入力信号としてra (読み出し アドレス)、wa(書き込みアドレス)、reb(読み 出し許可)、web (書き込み許可)、i (入力デー タ)、level (ウェーブレット変換のレベル)、s e 1 (このメモリブロックに対する選択信号) の各信号 30 を持ち、また、一つの出力信号o(出力データ)を持 ち、外部から見れば、複数のメモリ要素202をあたか も一つの大きなメモリ要素であるかのように扱うことが できる構成である。

【0077】チップに内蔵できるメモリの大きさには限度がある。それを越えるサイズのメモリブロックが要求される場合、チップ内において複数のメモリ要素から各メモリブロックmemSS、memDD、memDDを構成せざるを得ない。この場合、本実施例のメモリブロックを用いれば、ウェーブレット変換部101及び符号化/復号化部102は、各メモリブロックが複数のメモリ要素から構成されていることを意識することなく、レベルとアドレスなどを指定するだけで、各メモリブロックをアクセスすることができるため、単純に複数のメモリ要素を用いる場合に比べ、両者からのメモリブロック・アクセスに関係した制御機構を簡単かつ小規模にできる。

【0078】<実施例5>本発明の他の実施例によれば、前記各実施例の構成において、内部メモリ110のタイルメモリがワード単位でもピット単位でも読み出しと書き込みが可能な記憶要素、例えばレジスタを用いて

構成される。そのような種類のメモリがあれば、それを 用いてタイルメモリを構成してもよい。

【0079】ウェーブレット変換部101ではデータの操作はワード単位で行われるのに対し、符号化/復号化部102で必要なデータはビット単位である。したがって、タイルメモリがワード単位でしかデータの読み書きを行えない場合、符号化/復号化部102では、データを1ワードずつ読み込み、必要なビットだけを抽出する処理をし、当該ビットのみを書き換え(他のビットはマスクする等の方法で書き換えられないような処理が必要)、再びワード単位で書き戻すといった処理が必要になる。これに対し、タイルメモリがビット単位でもデータの読み書きが可能なものであれば、必要なビットだけを読み込み、処理をして同じアドレス及びビットプレーンに書き戻すだけで済むため、より効率的・高速な処理が可能である。

【0080】<実施例6>本発明の他の実施例によれば、記憶部103が図13に示すような構成に変更される。これ以外の構成は前記実施例1,2,3又は4と同様である。

【0081】図13において、300はフレームメモリ100と内部メモリ110又は符号化/復号化部102との間のデータ転送を制御するための入出力インターフェース部であり、これは内部メモリ110とフレームメモリ100との間のデータ転送を制御する入出力インターフェース部301、符号化/復号化部102とフレームメモリ100との間のデータ転送を制御する入出力インターフェース部302、及び、データ選択部303からなる。

【0082】フレームメモリ100上のイメージデータ を符号化する場合、データ選択部303によって入出力 インターフェース部301とフレームメモリ100とが 接続された形になり、前記実施例1,2,3又は4の場 合と同様に、入出力インターフェース部301の制御に よりフレームメモリ100からイメージデータがバース ト転送されて内部メモリ110のタイルメモリに書き込 まれる。このイメージデータに対するウェーブレット順 変換がウェーブレット変換部101によって行われ、得 られた周波数帯信号データは入出力インターフェース部 301の制御によりフレームメモリ100へバースト転 送される。フレームメモリ100に得られた周波数帯信 号データの符号化を行う場合、データ選択部303によ ってフレームメモリ100と入出力インターフェース部 302とが接続された形となり、入出力インターフェー ス部302の制御により、周波数帯信号データは内部メ モリ110を介することなく直接的に符号化/復号化部 102へ入力される。このように内部メモリ110への データ転送のステップが不要になるため、高速な符号化 処理が可能である。

【0083】復号化の場合、データ選択部303により

フレームメモリ100と入出力インターフェース部30 2とが接続された形となり、符号化/復号化部102により、内部メモリ110を介することなく直接的にフレームメモリ100上に周波数帯信号データが復元される。復元された周波数帯信号に対するウェーブレット逆変換動作は前記実施例1,2,3又は4の場合と同様であり、データ選択部303によって入出力インターフェース部の制御により、周波数帯信号が内部メモリ110に読みひまれてウェーブレット変換部101によってウェーブレット逆変換を施されてイメージデータが再生され、これがフレームメモリ100に書き出される。

【0084】以上、本発明の実施の形態を説明したが、 本発明はそのような実施形態のみに限定されるものでは なく、様々な変形が許されるものである。

[0085]

【発明の効果】以上に詳細に説明したように、本発明に よれば、以下に述べるような多くの効果を得られる。

【0086】請求項1万至7の各項記載の符号化/復号化装置においては、内部記憶手段からフレームメモリへの周波数帯信号データの転送をバースト転送で高速に行うことが可能である。また、フレームメモリ上に周波数帯信号が非離散的にマッピングされるためフレームメモリから内部記憶手段へ周波数帯信号データをバースト転送で高速に転送することも可能になる。また、ウェーブレット変換を内部記憶手段を利用して行うことができるため、ウェーブレット変換時にフレームメモリをライン方向にアクセスする必要がない。したがって、フレームメモリに対するアクセスに伴う遅れを回避し、符号化/復号化動作を高速化できる。30

【0087】請求項2記載の符号化/復号化装置及び請求項3記載の符号化/復号化装置においては、前述のように、ライン記憶手段を用意することにより、ウェーブレット変換の段階で内部記憶手段に周波数帯信号データを非離散的にマッピングするため、その周波数帯信号データをフレームメモリへ転送する際に、その転送の制御のための手段が離散的なアドレスマッピングを行うことなくライン毎、ラスタ順のデータとして周波数帯信号データを転送することができ、したがって、その制御のための手段を簡略、小規模なものにできる。また、ウェーブレット変換時の内部記憶手段に対するアドレッシングも単純になるため、その制御機構も簡略化できる。

【0088】さらに、請求項3記載の符号化/復号化装置においては、ウェーブレット変換時に内部記憶手段の複数のブロックを同時にアクセスすることが可能であるため、符号化/復号化動作の一層の高速化が可能である。また、各ブロックに、対応した種類の周波数帯信号に応じて必要最小限のビット深さを持たせることにより、内部記憶手段のためのメモリコストを減らすことができる。

【0089】請求項4記載の符号化/復号化装置においては、内部記憶手段の各ブロックが複数の記憶要素から構成されていることを意識することなく、ウェーブレット変換部及び符号化/復号化部から各ブロックをあたかも単一の記憶要素の如く扱ってアクセスすることができるため、そのアクセスに関連した制御機構を簡略化できる。

【0090】請求項5記載の符号化/復号化装置においては、前述のように、符号化/復号化部の処理を単純化・高速化し、符号化/復号化動作をより高速化することができる。

【0091】請求項6記載の符号化/復号化装置においては、符号化/復号化部とフレームメモリとの間で内部記憶手段を介さず直接的にデータを転送することにより、より高速な符号化/復号化動作が可能になる。

【0092】請求項7記載の符号化/復号化装置においては、前述のように、ウェーブレット変換のレベル数に応じて内部記憶手段のワード数を最適化し、内部記憶手段のメモリ使用効率を高めることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による符号化/復号化システムのブロック図である。

【図2】フレームメモリと処理単位であるタイルの説明 図である。

【図3】タイルメモリとオーバーラップメモリの説明図である。

【図4】 (a) 処理対象のタイルの位置の判断方法及びミラー処理などの内容を説明する表図である。

(b) フレームメモリ上のタイルの位置関係を示す図である。

【図 5 】 フレームメモリにおける周波数帯信号データのマッピングを示す図である。

【図 6 】イメージデータのウェーブレット変換処理に関 連した動作を説明するためのフローチャートである。

【図7】本発明の第2の実施例による符号化/復号化システムのブロック図である。

【図8】タイルメモリに対する水平処理時におけるラインメモリの利用方法と係数データの格納方法を説明するための図である。

【図9】タイルメモリに対する垂直処理時におけるイン メモリの利用方法と係数データの格納方法を説明するた めの図である。

【図10】タイルメモリにおける周波数帯信号データのマッピングを示す図である。

【図11】本発明の第3の実施例におけるタイルメモリの構成と周波数帯信号データの格納方法を示す図である。

【図12】本発明の第4の実施例におけるメモリブロックの構成を示すブロック図である。

【図13】本発明の第5の実施例による圧縮/伸長シス

50

テムのブロック図である。

【図14】従来技術を説明するためのブロック図である。

【図15】ウェーブレット変換の水平処理及び垂直処理 における演算を説明するための図である。

【図16】イメージデータのメモリマップを示す図である。

【図17】1S係数及び1D係数のメモリマップを示す 図である。

【図18】1SS係数、1SD係数、1DS係数及び1 DD係数のメモリマップを示す図である。

【図19】2S係数及び2D係数のメモリマップを示す 図である。

【図20】2SS係数、2SD係数、2DS係数及び2 DD係数のメモリマップを示す図である。

【図21】レベル4の各係数のメモリマップを示す図である。


【符号の説明】

- 100 フレームメモリ
- 101 ウェーブレット変換部
- 102 符号化/復号化部
- 103 記憶部
- 110 内部メモリ
- 111, 112, 113 入出力インターフェース部


24

- 115 ラインメモリ
- 120 タイルメモリ
- 121 x 方向オーバーラップメモリ
 - 122 y方向オーバーラップメモリ
 - 124 メモリブロック
 - 200 入力データ制御部
 - 201 出力データ制御部
 - 202 メモリ要素
 - 301, 302 入出力インターフェース部
 - 303 データ選択部


【図1】




【図3】




【図16】



【図2】







【図4】


【図6】

(a)


		相	#fi	•	1			
伍	先期ライ	最終ライ	先頭圖家	及終回森			一元	
	ン含む?	ン含む?	30?	AD?	A	В	C	D
0	Y	N	Y	N	E, Ⅱ (₹+-)	Ε, F. G (ξ7−)	_	_
3	Y	Ň	N	N	E, H (₹₹~)	x	<u> </u>	_
8	Y	N	N	Y	B, H (₹ 7 -)	×	_	(! 5-)
•	ĸ	N	Y	מ	y	E. F. G (₹7-)		_
6	К	ĸ	N	N	y	z		_
8	א	N	N	Y	y	x		II (₹ 5 ~)
0	И	Y	Y	И	7	E, F, G (17~)	G. H (₹1-)	_
Θ	N	Y	N	И	7	x	G, H (15-)	
₿	ĸ	Y	N	Y	7	1	G, H (15-)	H ({5~)

(ъ)

0	2	130
©	©	Ø
Ø]	(a)	(3)








【図9】

END



【図17】

【図18】

1 H						1	v	
	1s00	1 d00	1501	1d01	18300	1ds 00	15501	lds01
	ls10	1410	1311	1d11	1 sd00	1dd00	1 sdO1	1dd01
	1 g 2 Q	1 d 20	1 s 2 1	1 d2 1	1ss10	lds10	18311	1ds11
	1s30	1 d30	1s31	1 d3 1	1sd10	14410	IsdIl	14411


[w] 1 0 l					【図20】				
19	i				2 V				
	2 H			2ss00	2ds00		2ss01		
	2600		2s01						
				2 sd00	54400		2sd01		
	2d10		2s11						
				2ss10	2ds10		25811		
	2d20		2521	1 1	1	1	1		
		2d00 2d10		2 H 2d00	2 H 2ss00 2d00 2s01 2d00 2s11 2d10 2s11 2ss10	2 H 2ss00 2ds00 2d00 2s01 2sd00 2dd00 2d10 2s11 2ss10 2ds10	2 V 2 H 2 ss00		

【図5】

SS 4SD4DS 4DD	3SD	30\$	3DD	SS 4SD 4DS 4DD	3SD
	25D				2SD
	20\$				2DS
	ads:				2DD
	ISD				1SD
					-
	1 DS				108
•					
	100				1 DD
S 4SD 4DS 4DD	3SD	3DS	3DD	SS 4SD 4DS 4DD	3SD
	2SD				2SD
	2DS				205
	200				2DD
	-				
	1SD				1SD
					
	108				1 DS
			-		_
	1 DD				· 1DD
	-				


【図10】

【図11】





[図12]

【図13】



[図14]





d50 d51

daoı

452 d53

S52 S53

【図21】

→ 函素方向 x 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 SS 1DS 2DS 1DS 3DS 1DS 2DS 1DS 4DS 1DS 2DS 1DS 3DS 1DS 2DS 1DS 1SD 1DD 2SD 10S 2DD 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS ISD 100 1SD 100 1SD 100 1SD 100 1SD 100 1SD 100 1SD 10D 1SD 10D (350)105 205 105(300)105 205 105(350)105 205 105(300)105 205 105 150 100 150 100 150 100 150 100 150 100 150 100 150 100 150 100 2SD 1DS 200 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS ライン カカ カ 10 7 ISO 100 ISD 100 4SD 10S 20S 10S 30S 10S 2DS 10S 4DD 1DS 2DS 1DS 3DS 1DS 2DS 1DS 1SO 1DD 1SD 100 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS ISD 100 y 11 (35D)105 205 105(30D)105 205 105(35D)105 205 105(3DD)105 205 105 150 100 150 100 150 100 150 100 150 100 150 100 150 100 150 100 2SD 1DS 2D0 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS 2SD 1DS 2DD 1DS ISD 100 ISD 100

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.